(54) LENGTH-MEASURING METHOD BY ELECTRON BEAM

(11) 4-102344 (A) (43) 3.4.1992 (19) JP

(21) Appl. No. 2-220197 (22) 22.8.1990


(71) NEC CORP (72) HIROSHI NOZUE


(51) Int. Cl<sup>5</sup>. H01L21/66,G01B7/02,G01R31/26

PURPOSE: To find the size of a pattern by a method wherein the accelerating voltage of an electron beam is changed gradually, the pattern formed on a specimen is scanned and obtained secondary electron signal waveforms are composed and processed.

connectains processes.

CONSTITUTION: The accelerating voltage of an electron beam is set at 1.2kV; after that, a pattern is scanned by using the electron beam a plurality of times; and an obtained secondary-electron signal waveform is stored in a first memory. Then, the accelerating voltage is set at 800V; the pattern is scanned by using the electron beam a plurality of times; and a secondary-electron signal waveform is stored in a second memory. Then, the secondary-electron signal waveforms which have been stored in the first memory and the second memory are taken out; signals are composed by using a CPU; and the size of the pattern is computed. The size is measured to be a little thinner than an actual size (l) at the accelerating voltage of 1.2kV; and it is measured to be a little thicker at 0.8kV. When the secondary-electron signal waveforms obtained by using both accelerating voltages are composed, the size is measured to be nearly the actual size.





120: measured specimen pattern, 121: electron beam, 124: signal waveform, A: scanning direction of electron beam, B: amount of signal, C: composite signal, D: position of beam

(54) SEMICONDUCTOR DEVICE FOR TEST USE

(11) 4-102345 (A)

(43) 3.4.1992 (19)

(21) Appl. No. 2-220200 (22) 22.8.1990


(71) NEC CORP (72) MASAO ISHIKA

(51) Int. Cl<sup>5</sup>. H01L21/66,G01R31/26,G01R31/30

**BEST AVAILABLE COPY** 

PURPOSE: To test a large-current AC pulse stress and a large-current DC pulse stress in an wiring layer on a chip by a method wherein two current drive circuits which are connected in series are provided, via an wiring layer under test, on a semiconductor chip in such a way that the direction of an electric current is opposite.

CONSTITUTION: An output Z from a ring oscillator at the inside of a chip la or from a pulse generator connected on the outside is input to the bases of transistor groups T11 to T1n and T41 to T4n. A signal of the inverse of Z is input to the bases of transistor groups T21 to T2n and T31 to T3n. When the Z is at a high level, an electric current flows into a ground potential through a first wiring layer under test to a fourth wiring layer under test L1, L3, L4 and a resistance R; and the electric current does not flow to a second wiring layer under test L2. On the other hand, when the Z is at a low level, the electric current flows into the ground potential through the wiring layers under test L1, L2, L3 and the resistance R; and the electric current does flow to the third wiring layer under test L3. Consequently, when the input Z and the input of the inverse of Z are changed over alternately to the high level and the low level, an AC pulse can flow to the first wiring layer under test L1, a DC pulse can flow to the interconnection layers L2, L3 and a nearly definite DC current can flow to the wiring layer L4.



3a: series transistor part

(54) LEAD-BEND INSPECTION APPARATUS OF SEMICONDUCTOR DEVICE

(11) 4-102346 (A) (4)

(43) 3.4.1992 (19) JP


(21) Appl. No. 2-220206 (22) 22.8.1990

(71) NEC CORP (72) HITOSHI KAI

(51) Int. Cl<sup>5</sup>. H01L21/66,G01R31/26,H01L23/50

PURPOSE: To inspect a lead bend by a method wherein an illumination for projection use is installed on the outside of a lead row on one side of a package for a J-lead type semiconductor device, a camera is installed in such a way that lead rows on two sides are overlapped and an illumination for reflection use is installed on the package bottom side of a lead row on the other side.

CONSTITUTION: An illumination 4a for projection use is installed at the outside of a lead row on one side of a package for a J-lead type semiconductor device; a camera is installed in such a way that lead rows 2a, 2b on two sides are overlapped on the outside of a lead row on the other side opposite to one side; and an illumination 4b for reflection use is installed on the package bottom side of the lead rows. As a result, the base of the lead can be inspected and the bend of each lead can be inspected. Even when all leads are bent to the same degree in the same direction, a correct judgment can be made.



# ⑲ 日本国特許庁(JP)

① 特 許 出 願 公 開

#### 平4-102344 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別配号

庁内整理番号

❸公開 平成4年(1992)4月3日

H 01 L 21/66 G 01 B 7/02 G 01 R 31/26

7013-4M 7355-2F 8203-2G CFF

> 審杳請求 未請求 請求項の数 1 (全5頁)

60発明の名称

電子線測長方法

20特 願 平2-220197

寬

晋

@出 願 平2(1990)8月22日

仰発 明 者 勿出 願

人

野 末 .

東京都港区芝5丁目7番1号

東京都港区芝5丁目7番1号 日本電気株式会社内

70代理 人

日本電気株式会社 弁理士 内 原

明 細

発明の名称

電子線測長方法

#### 特許請求の範囲

電子線を試料上に集束して走査し、前記試料上 に形成されているパターンの寸法を計測する世子 線測長方法において、前記電子線の加速電圧を段 階的に変えて前記試料上に形成されているパター ン上を走査し、得られた2次電子信号波形を合成 処理し、前記パターンの寸法を求めることを特徴 とする電子調長方法。

## 発明の詳細な説明

〔産業上の利用分野〕

本発明は電子線によりパターンの寸法を計測す る電子線測長方法に関する。

〔従来の技術〕

近年、半導体集積回路の高集積化、高品質化が

進むにつれ、半導体検査に関しても高信頼性が追 求されている。半導体集積回路の高集積化につい ては超LSIなどと呼ばれている高密度記憶回路 装置が微細加工の進歩により開発されつつある が、この半導体集積回路をより低価格で生産する ため、即ち歩留り向上及び工期短縮のため製造工 程中での検査、特にパターン寸法計測が微細化に 伴って重要となってきている。

他方、高品質化においては集積回路のパターン 寸法がより高精度なものを得るため高精度寸法計 趣が必要となっている。いずれにおいても高精度 寸法計測が必要である.

第7図は従来の電子線測長方法を説明するため の電子線測長装置の一例を示す模式図である。

第7図に示すように、装置は防援台114と、 防振台114上に設置され、真空ポンプ112 及び113によって真空引きされた真空鏡筒部 100と、真空鏡筒都100内に設置された電子 光学系及びステージ系を制御する制御部115 と、遡長部パターンを表示するCRT116より

構成される。ステージ111は2方向に垂直な面 内での回転方向及びX-Y方向に移動可能でその 上には被測定試料であるウェハー109を載せる ためのウェハー台110が設置されている。電子 銃部101より射出し制限アパーチャ102を通 過した電子ビーム117は縮小レンズ104· 106によって箱小され、さらに制限アパーチャ 105を通過した後、再び投影レンズ108によ って投影されウェハー109上に照射される。ウ ェハー109上に照射された直径が数10μm以 下の円形ピームは走査偏向電極107によって、 ウェハー上を走査し、これにより照射部より発生 した2次電子はシンチレータ118によって捕捉 収集され、得られた信号は制御部115で処理さ れ寸法が求まる。 測長時以外は電子ビーム117 はブランキング電極103によってブランキング され、即ちウェハー上に照射されず、ウェハー上 に形成されたデバイスへの電子ビームダメージを 最小限に防ぐように工夫されている.

測長時、電子線の加速電圧は半導体デバイスの

1 2 3 である。電子ビームによる測長部の走査は S N 比向上のため通常数回〜百回程度繰り返される。ただし、走査回数が多くなる程チャージアッ プはひどくなるので、S N 比とチャージアップと の兼ねあいで走査回数は決定される。

#### (発明が解決しようとする課題)

上述した従来の電子線測長方法は一定の加速電圧で、パターン部を電子線走査し、発生する2次電子を検出し、その波形をもとにパターン寸法を計算するが加速電圧800V付近を用いると2次電子信号波形のSN比は良いが、2次電子放出量が多く信号が全体的にふくらみ、太めに測定してしまう。また加速電圧1.2kV付近を用いると、2次電子放出量が少なく信号が全体に下がり、SN比も悪くなり、細く測定してしまうという問題があった。

#### 〔課題を解決するための手段〕

本発明の電子線測長方法は電子線を試料上に集束して走査し、前記試料上に形成されているパターンの寸法を計測する電子線測長方法において、

ダメージを小さくするため2kV以下で一定に保たれている。

第8団は従来の電子線測長方法を説明するため の工程団である。

第10図は遡長部120と電子ビーム121との位置関係を示した断面図であり、第11図は加速電圧800V、第12図は加速電圧1.2kVでそれぞれ得られた2次電子信号波形122.

前記電子線の加速電圧を段階的に変えて、前記試料上に形成されているパターン上を走査し、得られた信号波形を合成処理し、前記パターンの寸法を求める手段を有している。

#### (実施例)

次に、本発明について図面を参照して説明する。

第1図は本発明の第1の実施例を説明するため の工程図である

 第2図乃至第5図は本実施例を説明するための図でそれぞれ測定すべきパターン部断面図、加速電圧 0.8kVでの2次電子信号波形、加速電圧 6kVでは多なでは実す。よりもやや細く(』、)、0.8kVではやや太く(』。)の1.8kVではやや太く(』。)では、本実施例ではほぼ実す通りに測定される(』。)。ここで、先に加速電圧 1.2kVではチャージ

次に加速電圧をV; = 1 . 2 - ---(1.2-0.8)(kV)に設定する。 軸調整 あるいはメモリ中から軸調整条件を読み出し設定 後、2次電子信号波形を収集し、第2のメモリに 保存する。第1のメモリ及び第2のメモリの信号 波形を合成し第1のメモリに保存する。再び、加 速電圧を下げて、信号収集し、信号合成し、第1 メモリに記憶する一連の動作を加速電圧が800 Vになるまで、n回輾り返す。尚、1繰り返し毎 に下げる加速電圧は 0 . 4 / (n-1) (k V) である。こうして、すべての加速電圧での信号が 合成された後、寸法算出を行なう。尚、加速電圧 の上限、下限は必ずしもそれぞれ1、2kV. 0.8kVにする必要はない。また第2の実施例 で加速電圧をn段階に設定するのは、加速電圧を 第1の実施例の如く大きく変化させると軸調整条 件が大きく変化し、メモリ中に保存されてる最適 条件が最適条件でなくなってしまうことがあるた めであり、加速電圧の変化が小さい場合(0.1

アップの影響が小さいからである。 0 . 8 k V を 先に用いるとパターンはチャージアップを起こ し、次の1 . 2 k V での測定時、 2 次電子信号波 形が大きくゆがんでしまい、合成信号もゆがみ週 定精度が劣化するためである。

また、本実施例では加速電圧 0 . 8 k V . 1 . 2 k V 両者に於いて、それぞれパターン上の電子ビーム走査回数を m / 2 回としたが、必ずしも m / 2 回ずつにする必要はなく、あくまでも測定が正確に行なわれるべく設定するものである。

第6図は本発明の第2の実施例を説明するため の工程図である。

第1の実施例では加速電圧を1、2kVと0、8kVの2段階で2次電子信号の収集を行なったが、第2の実施例では、1、2kVと0、8kVの間で1定電圧間隔で、n段階の加速電圧(1、2kV、0、8kV含む)を用い信号収集を行なう。まず加速電圧を1、2kVとし2次電子信号波形を収集し、第1のメモリに記憶する。

以下余白

k V以下) には、こういう減少がほとんどみられないためである。

#### 〔発明の効果〕

以上説明したように本発明は、順次電子線の加速電圧を変化し、各加速電圧で得られた2次電子信号波形を合成し、パターン寸法を求めるので、試料のチャージアップによる波形のひずみを受けずまたSN比も良いためパターン寸法が精度良く計測され、即ち高品質の半導体装置の作成を可能ならしめるという効果がある。


### 図面の簡単な説明


第1図は本発明の第1の実施例を説明するための工程図、第2図は本発明の第1の実施例を説明するための被測定試料の模式的断面図、第3図乃至第5図は本発明の第1の実施例を説明するための2次電子信号波形図、第6図は本発明の第2の実施例を説明するための工程図、第7図は従来の電子設測長方法を説明するための電子測長装置の一例を示す模式図、第8図は従来の電子設測長方


法を説明するための工程図、第9図は加速電圧と 2次電子放出効率との関係を示す図、第10図は 従来の電子線測長方法を説明するための被測定試 料の模式的断面図、第11図及び第12図は従来 の電子線測長方法を説明するための2次電子信号 被形図である。


100…競商部、101…電子鉄部、102…制限アパーチャ、103…ブランキング電極、104…糖小レンズ、105…制限アパーチャ、106…糖小レンズ、107…走査偏向電極、108…投影レンズ、109…ウェハー、110…ウェハー台、111…ステージ、112、113…真空ポンプ、114…防震台、115…制御系、116…CRT、117…電子ピーム、118…シンチレータ、120…測定試料、121…電子ピーム、122、123、124…信号波形。


#### 代理人 弁理士 内 原 智













第 8 図





# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потиев.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.